ARM11处理器与ARM7－ARM9比较的新特性
①权进国 ②赵春峰
1、清华大学深圳研究生院 2、太原市环境保护局
摘 要：ARM处理器是世界上最流行的嵌入式处理器，广泛应用于个人通信等嵌入式领域。ARM7、ARM9处理器虽然功能强大，并处于目前主流应用领域，但随着技术的发展，必然将被性能更加强大的基于ARMv6体系结构的ARM11系列处理器所替代。本文介绍了ARM11处理器与ARM11之前的处理器比较的新特性，并且给出了ARM11的应用实例。
关键词：ARM11，指令周期，
体系结构，微架构，流水线
The New Characters of ARM11 Core Compared to ARM7－ARM9
Quan Jin-Guo Xia Jing
Graduate School at ShenZhen， Tsinghua University
Abstract: ARM core is the most popular embedded core. It is widely used in the personal communication. Although ARM7，ARM9 are still powerful and applied in main domain，they will be occupied by ARM11 with the increasing technology，which bases on the ARMv6 instruction set architecture. This article introduced the progresses between ARM11 and the former families，and illustrated an application of ARM11.
Keywords: ARM11， cycle count, architecture, macroarchitecture, pipeline
引言
ARM作为业界顶尖的32位RISC嵌入式处理器，占有嵌入式处理器75％以上的市场。其主要产品包括ARM7、ARM9E、ARM10E、ARM11等系列。其中ARM11系列内核基于ARMv6指令集体系结构，是首批含有ARM Thumb-2内核技术的产品。目前已经推出的包括四个内核（ARM1156T2-S内核、ARM1156T2F-S内核、ARM1176JZ-S内核和ARM11JZF-S内核）。本文将主要介绍ARM11与之前的ARM处理器的结构和性能比较的新特性。
1 ARMv6体系结构：
体系结构的建立是每一代新的微处理器诞生的第一步。体系结构关心的是处理器的行为模型而不是其实现的细节，它描述了处理器与外部世界（例如操作系统、应用领域、技术支持等）的接口，以及使用的指令集、可编程模型和内部储存器接口等等。基于同一个体系结构的不同处理器，其性能和应用可能完全不同。
ARM体系结构的发展如图所示。在ARM的处理器系列中，ARM7使用的是ARMv4体系结构，ARM9、ARM9E使用ARMv5体系结构，而最新的ARM11使用的是ARMv6体系结构。ARMv6于2001年10月发布，较之前的五个版本，其优势主要体现在以下几个方面。
兼容性：v6体系结构100％与以前的体系结构兼容。
Thumb-2指令集：v6使用Thumb-2内核技术，Thumb-2混合16bit与32bit指令集，提供更低的功耗、更高的性能、更短的编码，较之前的ARM技术方案减少使用26％的存储空间、较之前的Thumb技术方案增速25％，并最大化了Cache与紧耦合内存的用途。
储存器结构：v6使用多级储存器结构，其第一级TCM和Cache数据访问没有时钟延迟，二级Cache保证数据在较小失败率下高速访问，三级则为外部SRAM和DRAM。此结构较之前的结构提升性能达30%。
多处理器支持：v6增加指令LDREX和STREX以满足多处理器系统的数据读写。
中断处理：v6支持在单堆栈中完成不同模式的中断嵌套，同时增加跨模式状态保存指令SRS、RFE和快速模式切换指令CPSID、CPSIE，将最坏情况下35个周期的中断相应时间减少到v6的11个周期。
数据处理：v6支持在小端系统上对大端数据(比如TCP/IP)的处理（很多RTOS是小端的）。为满足DSP对数据操作的需求，还支持不对齐数据操作。
多媒体支持：v6增加了支持MPEG4视频编解码的SIMD（Single Instruction Multiple Data）指令，为包括音频/视频在内的应用系统提供了优化，使其音频/视频处理性能提高了4倍。
2 ARM11的微架构：
ARM11微架构以高性能和高效率为设计目标。其中的关键技术是流水线的设计。
如图所示，ARM7处理器采用3级流水线，ARM9（ARM9流水线结构图略）与ARM9E采用5级流水线，而ARM11采用的是8级流水线。增加的流水线设计提高了时钟频率，提高了指令的并行处理能力。8级流水线能够将指令处理分配到多个时钟周期，在每一个时钟周期内同时有超过5条指令在执行。同样工艺下，ARM11处理器的性能与之前的处理器相比提高了大约40%。
图 2 ARM7-ARM11流水线结构图
高流水线结构的工作效率常常被系统中的延迟和中断所削弱。通常，较长的流水线意味着可能某些指令需要上一条指令的结果，此时，一些指示的执行也许会被延迟，这被称作“写后读”冒险。更严重的是，一条长的流水线还常常会被某些特殊事件的发生而中断其流畅的指令队列－例如跳转指令。和ARM9的结构相同，ARM11的流水线结构通过引入前推（forwarding）通路避免“写后读”冒险造成的延迟。以ARM9芯片的测试数据来看，前推技术在减少延迟提高流水线效率上有很好的效果。此外，ARM11还在取指令阶段加入了转移预测单元，通过减少转移指令的执行周期来避免转移延迟。
单指令执行
ARM11微架构的流水线是标量型，换句话说，它一次只能执行一条指令。虽然其流水线部分结构是能够一次执行多个指令－例如ALU和MAC通道。
理论上，一次执行多个指令（超标量）能够提升系统效率。但实际上，多指令处理器不但使指令的相关性变得混乱，还会极大地增加前端译码阶段的复杂性，这增加的复杂度对处理器的功耗和面积的都有重大的影响。因此，ARM11和ARM11之前的处理器相同，还是使用单指令执行模式。
跳转指令的处理
跳转指令通常是有条件指示的。换句话说，他们要求测试系统状态－例如检查状态寄存器。跳转在流水线导致延迟主要是因为状态寄存器的结果可能要在跳转指令译码结束三个或四个周期后才有效。因此，预测何处跳转指令的目的，将有助于避免这种延迟。
ARM11微架构使用动态预测和静态预测二种技术。首先，动态跳转预测单元通过一个64级、4状态的跳转目的地址缓存(BTAC)单元查看历史纪录判断该跳转是否之前被执行过，及其被执行的频率。该单元记录了近期内大多重要的跳转指令的目的地。如果查询失败则由静态跳转预测单元判断跳转指令的跳转方向，再分别处理。
大约有85%的跳转指令能够成功被动态和静态预测单元捕获，这为ARM11的指令周期数带来明显改进。在被预测成功的跳转指令中，被执行的指令与ARM11之前的结构相比节约了五个时钟周期，而不需要执行，被立刻丢弃的指令则节约了一个时钟周期。
内存管理
处理器的内存管理对系统性能有着重大的影响，其结构的改进能极大提高芯片的整体表现――特别是对需要频繁任务调度的操作系统的应用。
基于ARMv6体系结构中储存器架构的改进，指令和数据能够更长时间地驻留在高速缓存（Cache）中，这使得处理器在Cache中查询失败的概率大大减少。此外，ARM11微架构的内存管理中还加入了“非阻塞”（non－blocking）和“失败后捕获”（hit-under-miss）两种操作。当当前指令所需要的数据不在Cache中时，处理器会指示Cache去获取数据，流水线不会被停止而是继续执行下一个与此数据无关的指令，即使下一个指令同样需要从Cache中获取数据。只有在连续三个指令所需要的数据都不住Cache中时，流水线才会被打断，当然，这种情况在实际应用中非常少见。
流水线的并行结构
虽然ARM11是单指令流水线，但是其流水线的后端被设计为并行结构。逻辑运算（ALU）、乘加运算（Multiply-accumulate）和数据读写（Load-Store）分别由不同单元实现。
ARM11将数据读写流水线与算术操作流水线分离能够使数据读写指令对外部存储器的操作的效率提高(可参见上文“non－blocking”和“hit-under-miss”对此的处理)。分离的流水线还保证了ALU和MAC操作的独立性，使其不再因为LS操作未完成而被延迟。此外，这为软件编译器在指令排序上也提供了更多自由，以获得效率更高的代码。
基于并行的流水线结构，ARM11的代码能够以非顺序方式执行。这意味着，与先前指令结果无关的任何指令都可以顺利执行而不必等待先前指令的完成，任何指令完成后立刻释放资源以保证下一指令的执行。
64位数据通路
对于目前大多数嵌入式应用，一个真正的64位处理器仍然被认为是不必要的，其巨大的功耗和面积让人难以接受。对此，ARM11选择了一个折中的方案，以较小的代价，部分实现了一个64位微架构。
ARM11只在处理器整数单位和高速缓存之间，以及在整数单位和协处理器之间实现了64位数据总线。这些64位数据道路允许处理器在一个时钟周期中同时获取两条指令，还允许在一个时钟周期执行多个数据读写指令。这使得ARM11在执行很多特定序列的代码时能够达到非常高的性能，特别是那些允许数据搬移与数据处理并行处理的代码序列。
3 ARM11的技术优势：
ARM11为便携式和无线应用，提供了从未有过的高超性能，并且使我们主要关心的成本和功耗减到最小。如图所示，ARM11的微架构保证了系统性能可以从基本的350-500MHz范围扩展到最终的1GHz以上。其微架构的高效率表现，允许开发者根据不同的应用调节时钟频率和电源电压，从而在性能和功耗之间达到最佳的折衷。可以例举出来的是，一个基于ARM11的微架构的处理器在1.2V工作电压下，使用0.13um工艺实现，其功率将不会超过0.4mW/MHz。
ARM11的开发包括可综合型的软核和半定制的硬核两种。在处理器被应用于嵌入式系统(SoC)中时，可综合软核可以使开发者很容易进行系统集成，而半定制的硬核则主要瞄准高性能应用。
为了帮助设计者更好地进行综合，ARM11核有一个良好的可综合流水线结构，该结构与市面上常见的商用综合工具和RAM编译器兼容，以保证设计能够达到要求的时序。综合后的不包括Cache的ARM11核典型面积小于2.7mm²，这对于日益发展的嵌入式系统可以说是微不足道的。
4 ARM11的应用领域：
基于ARM11的结构，其应用范围主要包括无线类、消费类、网络类和汽车类。
ARM11的媒体处理能力和低功耗特征使其特别适合无线类和消费类应用，而高数据带宽与高性能核心的结合则非常适应网络类应用，此外，ARM11在设计中还提高了实时功能的实现，加上其可扩展的浮点运算能力在高端汽车应用中也能有很好的表现。
可以预言的是，ARM11核的出现将大幅度促进下一代便携式和无线应用的消费。
便携式消费的需求随着时代的发展变得更加复杂，用户期望更好的界面、更加快速的图表、足够大的屏幕以支持更加宽广的应用范围，譬如录音电话、游戏、电影等等。将来的典型设计要求对更好的操作系统支持和对于流媒体应用的支持。同时，低成本和低功耗将是保证高端便携式和无线设备成为“主流”的重要因素。
随着第三代移动通信业务的不断扩展，通信对数据计算的要求将变得越来越高。目前，短信业务的增长（GSM的短信服务-SMS)是非常显著的――保守估计每天大约有十亿条文字消息被发送。而随着带宽的增长，3G服务将使得短信能够以多媒体方式发送(MMS)。
语音和文本通信在图像和视频上的服务扩展要求开发新一代的无线通信设备，并与其他类型设备譬如数字照相机进行合并。这或许将改变高端pocket-PC/PDA设备的目前状态而使其成为消费市场的主流。
5 ARM11的典型应用：
TI于2004年推出的两款基于OMAP－2架构的独立式应用处理器，即OMAP2410与OMAP2420。它们利用ARM11微架构，是TI采用90纳米技术的第二代处理器。OMAP2410芯片包括ARM1136JS-F内核、TI可编程DSP、2D/3D图像加速器、集成的相机接口、最先进的DMA控制器等。OMAP2420处理器在OMAP2410上增加了一个支持4百万像素的静止拍摄应用以及分辨率为CIF到VGA的全动态视频编码或解码的TI可编程影像与视频加速器。此外，OMAP2420还能够将图像输出到外接TV上。
6 结束语：
ARM11微处理器是一种高性能、低功耗的准64位微处理器。作为ARMv6体系结构的第一代产品，ARM11已经建立了一个包括以SoC集成为目的可综合核心和以高性能应用为目的的半定制核心的新的处理器核系列。ARM公司的合作伙伴也将会利用其各自的独特工艺个性化和优化ARM11核的功耗与性能，生产出适合各种不同应用的ARM11芯片。ARM11已经瞄准了下一代高端便携式和无线应用，以及消费类、网络类和汽车类的应用，而其非常适合高端嵌入实时应用的许多特点, 也将会满足未来网络和家庭娱乐产品的需求。
[参考文献]
[1] The ARM Architecture Version 6 (ARMv6)，ARM Co. Ltd 2002
[2] AMBA AXI Protocol，ARM Co. Ltd 2004
[3] The ARM11 Microarchitecture，ARM Co. Ltd 2002
[4] OMAP™ 2 Architecture：OMAP2420 Processor，TI Co. Ltd 2004
[作者介绍]
权相国：清华大学深圳研究生院
赵春峰：太原市环境保护局
