浅议未来的SoC设计面临的挑战及其解决方法

 

^①权进国    ^②赵春峰

1、清华大学深圳研究生院 2、太原市环境保护局

 

摘  要：片上系统（SoC）设计对于传统的VLSI ASIC 设计提出了巨大的挑战。随着集成电路技术的飞速发展，深亚微米(DSM: Deep Sub-Micron)甚至超深亚微米(VDSM)加工工艺使单芯片集成度大大提高，数字模拟混合提高了SoC系统的设计复杂度。同时，个人移动产品对于芯片功耗的要求越来越高，降低功耗变得与提高频率同样重要。本文分析了未来SoC设计可能存在的问题，而且从结构级到电路级提出了可能的解决办法。

 

关键词：片上系统（SoC），IP，功耗控制，系统测试

 

Discussion about SoC Design Challenges and Solutions in the Furture

Quan Jinguo, Li Huisheng

【Abstract】SoC design gives a great challenge to the traditional VLSI ASIC design. For the fast development of IC technique, DSM (Deep Sub-Micron) and even VDSM makes IC more dense. It takes the integration issues, for example, digital/analog mixed system. Besides, the power consumption is more important for the mobile devices because of the faster frequency. This article introduces the potential SoC design issues and gives the potential solution from architecture level to circuit level.

【Key words】SoC, IP, power consumption, system test

 

单芯片实现复杂系统不再是简单的将过去的设计合成在同一芯片上，现在要考虑许多新的技术问题，其中时钟同步、信号完整性、设计复用技术、端口标准化、加工工艺、功耗控制以及系统测试技术等等，都给SoC的设计带来了巨大的挑战。英特尔奔腾4处理器的频率已经超过了3GHz，在不久的将来数十亿个晶体管和数模混合电路将会集成在同一块芯片中。本文从技术角度介绍了未来SoC设计将会面临的问题，提出了解决办法。

 

由于互连线延迟的不确定，在10 GHz(以及10 GHz以上)的集成了数十亿晶体管的VLSI芯片中，时钟同步将会变成关键性的问题。必须发展新的时钟保持技术。互连线延迟和高速频率的矛盾产生了一种新的全局异步局部同步的时钟。为了减少时钟抖动的影响，一种新的结合了树(Tree)型结构和网(Mesh) 型结构的 时钟拓扑学已经出现，如图1所示。这种理论的出现使得分布式锁相环(PLL)变得非常有前途。

                                             图1 Tree-Mesh 时钟拓扑

 

由于线宽的减小频率的增加，信号的完整性问题在未来的IC制造过程中变得越来越重要。虽然我们已经引入铜、低介电常数(low-K)等技术，但是顶层互连线还是变得非常细。而且低介电常数绝缘体仅仅能填充在不同层之间而不能使用在同一层内。因此跨电容占了总电容的大部分。结果随着时间变化而产生的串扰会更加严重。为了减少时间的不确定性，时间上甚至是逻辑上的滤波变得非常关键。总而言之，未来如果要降低功耗，时钟频率和电压将会动态调整，这样就会严重影响时间的分析，因为门延时是电压的函数，如图2所示。

                                            图2 加工工艺与电压的关系

 

首先IP核必须具有以下特征：（1）可读性, 这是针对软核和固核来说的。（2）设计的衍展性和工艺适应性。（3）可测性, 芯核必须是经过测试验证的。（4）端口定义标准化。（5）版权保护及保密技术。未来的IP设计要做到芯片的面积最小、运算速度最快、功率消耗最低、工艺容差最大。所谓工艺容差大是指所做的设计可以经受更大的工艺波动,是提高加工成品率的重要保障。这样的优化目标是使用全自动化设计过程难于达到的,可是对于IP 又必须达到,因为它要重复使用千百次,甚至更多。IP 的每一点优化都将产生千百倍甚至更多的倍增效益。因此基于晶体管级的IP 设计便成为完成IP 设计的重点。

 

进行片上系统设计时，既可以在一个片上系统中使用同一公司不同形式的模块IP，也可以使用不同公司的模块IP，而各个模块的供应商都有自己的标准，因此如何制定出不IP同电子设计间相互联结的标准以及统一的设计规范是片上系统设计中又一个亟待解决的问题。

 

工艺的变化很可能会导致时间上的更大的不确定性。未来的加工工艺很难控制已经正在逐渐减小的特征尺寸。

首先工艺的变化所引起的延时的变化使目前已经很困难的时钟抖动控制技术变得更加困难。

其次由于自感的影响，对于时钟、总线以及功率传输线的设计提出了更高的要求，自感耦合效应将会比电容耦合效应对电路设计的影响更加明显。当同时有超过128bits的总线信号发生翻转，累积的感应噪         图3 趋肤深度与频率的关系

声就会产生严重的影响。而且由于频率对当前反馈通道的依赖所造成的后果，自感的分析将会变得更加困难。

再次，趋肤效应也必须仔细考虑。如图3所示铜和铝的趋肤深度。虽然目前的加工工艺已经使金属厚度小于理论的趋肤深度，但是金属宽度一定大于理论的趋肤深度。

总之，为了有效地减少噪声影响，屏蔽 (shielding)、缓冲 (buff insertion)以及网表记录 (net recording)等现有的技术必须发挥更大的作用。尤其是缓冲技术，可以预知， 在未来的IC设计中，每隔几百微米就需要加入一个Buff，同时Repeater将会广泛的被使用。例如图4。而且，我们考虑到全局互连线延时已经超过了时钟周期，所以必须在结构级上对此进行设计。为了解决线路延时问题，新的计算结构必须出现，否则未来的高速IC设计将会遇到极大的困难。               图4 Repeater(蓝色)

                                                      

 

功耗控制现在已经成为IC设计的瓶颈之一，图5显示了目前IC功耗的趋势。未来的SoC设计重点将放在个人产品上，所以对功耗提出了更高的要求。讨论如何在结构级上解决功耗问题，门时钟（当某个电路模块不用工作时，将电路的时钟断开)等现有的技术将会成为未来IC设计的基本标准之一。随着应用对存储器容量的飞速增加以及各种IP的广泛使用，处理器的功耗对系统功耗的影响已经逐渐被存储器和IP的功耗所代替。所以必须研究解决存储器功

耗的技术，同时要求在从软IP、硬IP到固IP         图5 功耗、频率和工艺的关系

的设计中，必须要重视降低功耗的研究。而且在未来的SoC中，门延时和互连线延时都是影响功耗的重要因素。

另一个重要的功耗因素是漏功耗(leakage power)。IC处理能力的加强多少得益于阈值电压的降低，如图6所示，导致漏功耗的逐渐增加，所以出现了双电压(dual Vt)技术。双电压技术能够很好的平衡处理能力与漏功耗之间的关系。可以预知，休眠晶体管技术(sleeping transistor) 和多阈值CMOS(MTCMOS)技术将会广泛的应用于未来的IC设计中。

为了降低功耗，供电压必须降低。电压的降低必然会导致噪声对功率传输线的影响相对加大。图6 指出了随着工艺水平的提高，供电压的降低。可以看出，在0.18微米以下，供电压低于1.5伏。同时考虑数字模拟混合电路噪声干扰等，为了减少功率波动，可控塌落芯片连接、on-die（处理器芯片和缓存制作在一块芯片上）和退耦电容等技术已经开始出现。同时功率的栅格宽度、斜度以及拓扑必须小心设计。

 

                                            图6 供电压、阈值电压与工艺的关系

 

SoC系统是集成了各种软件和硬件的复杂系统，而且软件所占的比重和难度越来越高，现在已经处于50％的水平。设计复杂性和嵌入软件比重的增加，要求更高层次的系统抽象与软硬件的协同设计。同时也对测试技术提出了更高的要求。未来的SoC芯片的结构和连接关系更为复杂, 而且一般都有数字和模拟信号的混合测试。对SoC芯片已经不能采用单一的测试方法, 必须根据系统特点以及系统中各个模块选择合适的测试方案。目前可以使用的测试方案包括BIST(build in self test)的测试方法 , 全扫描(full scan)方法、JTAG、ATPG、形式化分析以及设计的一致性分析等。可以预知如何找到一种采用一定量的测试向量能够达到足够的错误覆盖率的方法，是未来SoC系统测试方法研究的方向。

 

SoC发展日新月异，目前我们使用的各种设计方法如果用发展的眼光，也许在不久的将来就会对更高频率集成度更高更复杂的IC无能为力。所以我们必须发展最新的技术，其中时钟同步、信号完整性、设计复用技术、端口标准化、加工工艺、功耗控制以及系统测试技术等方面尤其需要我们关心。希望本文能够给读者一点启示。

 

[1] 蒋亚群《ARM微处理器体系结构及其嵌入式SOC》，计算机工程，Vol.28 No.11,2002年11月。

[2] 陈　岚《单片系统(SoC)设计技术》，计算机研究与发展，Vol.39 No.1,2002年1月。

[3] 黄晓林《SoC—VLSI的新发展》，微型机与应用，2003年第8期。

[4] DennisBuss《SOC CMOS technology for personal Internet products》，IEEE TRANSACTIONS ON ELECTRON DEVICES,VOL.50,NO.3,MARCH 2003。

[5] 《ASIC System-on-a-Chip》，Integrated Circuit Engineering(ICE)，http://www.ice-corp.com。

 

权进国：清华大学深圳研究生院

赵春峰：太原市环境保护局